一 文檔介紹

本文將一步步介紹如何使用DSLogic邏輯分析儀采集并分析 CAN/CAN-FD 信號，因為 CAN 信號的測量和 CAN-FD 的大致一樣，所以下文以 CAN-FD 舉例，在有區(qū)別之處，將會做特別說明。

此次演示的案例特征為：

• 仲裁域波特率 500Kbps
• 數(shù)據(jù)域波特率 1Mbps
• 發(fā)送 “01 23 45 67 89 AB CD EF ….(其余數(shù)據(jù)位補0)” 共 64 位數(shù)據(jù)到 ID 地址”0x100″。

二 需要測量哪幾個信號

CAN-FD 協(xié)議是半雙工的，在 MCU 端使用 TX/RX 進行收發(fā)信號，發(fā)送端并不是通過 TX/RX 直接接到別的節(jié)點的 MCU ，而是先將 TX/RX 接入到 CAN-FD 收發(fā)器，將 TTL 電平轉(zhuǎn)換為差分信號 CAN-FD_H和 CAN-FD_L，測量信號時需要注意接的是 TTL 邏輯端，還是 CAN-FD 總線端。

圖1 MCU與收發(fā)器結(jié)構

所以，如果你要測量 TTL 信號，則將探頭接入到 TX 引腳，如果要測量總線端信號，則接入到 CAN-FD_L ，你可能要問，可以接入到 CAN-FD_H ？單獨觀察波形的話，是可以的，但因為我們是使用邏輯分析儀對信號進行解碼，而 CAN-FD_L 的電平變化和 TTL 端的電平變化是一致的，CAN-FD_H 和 TTL 端是反相的，所以為了方便對比觀察解碼結(jié)果，要接入 CAN-FD_L。

三 信號的實際模樣

邏輯分析儀分析的是數(shù)字信號，在采集分析之前，我們推薦先用示波器觀察下信號實際是什么樣子的，對真實波形有一個基本的認知。

下面我們使用璞石示波器來完成捕獲模擬波形的演示。

3.1 MCU 側(cè) TTL 信號

測 TTL 時探頭接 TTL 信號，探頭使用 X1 擋位，探頭接地夾接邏輯端的參考地，一般是 MCU 的 GND 引腳，此處是使用接地彈簧接 GND。

圖2 探頭測試 TX 信號

示波器 0 通道探頭放在靠近 MCU 的 TX 引腳處，夾子接邏輯側(cè)參考地，啟動 CAN-FD 發(fā)送數(shù)據(jù)，按下 AUTO，捕獲波形，如下圖所示。

圖3 示波器顯示 TX 信號

可以看到這是一個符合 TTL 標準，幅度為 3.4V 的波形。

3.3 收發(fā)器側(cè)差分信號

因為在電路設計中一般都會對總線端的電源做隔離，所以在測 CAN-FD 時，兩個探頭分別接 CAN-FD_H 和 CAN-FD_L 信號，但是探頭接地夾需要接總線端的參考地，一般是 CAN-FD 收發(fā)器芯片的 GND 引腳，不要接到 MCU 的 GND 上去了。

圖4 探頭測試差分信號

圖 4 左邊三個座子依次為 CAN-FD_H，GND，CAN-FD_L。

示波器 0 通道探頭放在 CAN-FD_H，接地彈簧接總線側(cè)參考地 。示波器 1 通道探頭放在 CAN-FD_L，接地彈簧接總線側(cè)參考地，啟動 CAN-FD 發(fā)送數(shù)據(jù)，按下 AUTO，捕獲波形，將波形光標重合在一起，如下圖所示。

圖5 差分信號

可以看到 CAN-FD 中空閑時差分電平壓差為 0，當 CAN-FD_L 出現(xiàn)低電平時開始數(shù)據(jù)的傳輸。可以看到CAN-FD_L的波形和TTL端的信號是同向的，而CAN-FD_H的波形和TTL端的信號是反向的。

同時，也可以觀察到CAN-FD信號高低電平的特殊之處，以CAN-FD_L為例，它的低電平并不是0V。通常標準CAN/CAN-FD總線信號的L端低電平為1.5V，高電平為2.5V。

也有一些CAN系統(tǒng)，總線信號的電平和標準不太一致，這也是為什么我們推薦先用示波器觀察實際波形的原因。因為在使用邏輯分析儀分析波形時，需要設置正確的“閾值”電壓，邏輯分析儀才能采集到正確的信號。

四 信號的采樣與解碼

在示波器上可以觀察到信號的波形質(zhì)量，但是示波器不擅長長時間抓取波形，同時進行解碼分析。所以當想要分析協(xié)議通訊的內(nèi)容時，使用DSLogic邏輯分析儀是最合適的工具。

4.1 信號的連接

在DSLogic Plus中，可以選擇任意通道對波形進行采集。我們使用 1 通道來采集 CAN-FD_L 信號。

連接排線至邏輯分析儀的采樣端口，圖 6 顯示了排線和通道的對應關系。

圖6 排線與邏輯分析儀的連接

連接 1 通道至 CAN-FD_L，黑色信號線為接地信號線,連接 CAN-FD 收發(fā)器的 GND。連接效果如圖。

圖7 連接信號

4.2 采樣設置

打開 DSView，在左上角點擊“選項”，按照圖4 參數(shù)設置，其中關于閾值電壓，在圖5 中，我們可以看到通訊波形中 CAN-FD_L 的電壓范圍大致在 1.5V – 2.5V 之間，所以閾值可以設置為 2V 左右。

采樣率一般推薦設置為波形最大速率的 10 倍。例如此處選擇 10MHz采樣率進行采集分析。

通道選項的所有選項都符合我們的要求，我們選擇就選第一個。其他選項保持默認，點擊確定。

圖8 選項設置

設備選項設置完成后，采樣時間這里設置為 5ms，在”模式“中，我們選擇“單次”。關鍵的閾值、采樣時間和采樣率設置完成后，我們接下來設置觸發(fā)方式。

從圖5 可以看到 CAN-FD_L 出現(xiàn)下降沿開始通訊，所以我們設置觸發(fā)方式為下降沿觸發(fā)，點擊1 通道左側(cè)的下降沿標識，顯示為藍色則為下降沿觸發(fā)。

圖9 觸發(fā)設置

完成以上接線和設置后，其他設置保持默認，點擊 DSView 菜單欄的“開始”，此時邏輯分析儀正在等待觸發(fā)波形的出現(xiàn)，然后啟動 CAN-FD 傳輸，觸發(fā)后等待波形采集完成。

以上是對 CAN-FD 的采樣設置，對于 CAN 波形的測試，可以和 CAN-FD 的一致。

4.3 解碼設置

波形采集完成后會在軟件界面顯示，此時可以對波形進行解碼操作，具體操作是點擊菜單欄的“解碼”按鈕，在協(xié)議框中輸入“CAN”，點選在下方出現(xiàn)的”CAN-FD“，在彈出的解碼設置中進行解碼設置。

圖10 解碼設置

• 右側(cè)帶有眼睛圖標的選項表示是否要在解碼中查看這些內(nèi)容，默認是要查看，如果不想看到相關內(nèi)容，將其勾選掉即可。
• 在”CAN“選項中選擇連接 CAN-FD_L 信號的通道，我們的通道是 1 通道，所以選擇 1。
• “Nominal bitrate” 表示仲裁段波特率，我們的信號是 500Kbps，所以輸入 500000。
• “Fast bitrate” 表示數(shù)據(jù)段波特率，我們的信號是 1Mbps，所以輸入 1000000。
• “Sample point” 表示采樣點位置，在 MCU 對 CAN/CAN-FD 協(xié)議進行配置時，不同的廠家采樣點設置不一樣，一般采樣點設置在 70% ，請根據(jù)實際情況設置。
• 如果在波形中插入了光標，可以使用光標來限制解碼的范圍，默認是對所有波形進行解碼。

圖11 解碼器選項

解碼成功后對波形展開，配合協(xié)議列表顯示，可以知道我們對地址為”0x100″的設備發(fā)送了“01 23 45 67 89 AB CD EF”等數(shù)據(jù)。

圖12 解碼結(jié)果

對于 CAN 波形的測試， 只需要設置一個”bitrate” 即可，其他操作和設置與 CAN-FD 的一致。

The post 應用指南—如何使用DSLogic分析CAN/CAN-FD 信號？ first appeared on DreamSourceLab(邏輯分析儀/示波器).

一 文檔介紹

二 需要測量哪幾個信號

• 電壓從 5V 上升到某個電壓如 9V，并保持穩(wěn)定，那么這根線是 VBUS
• 表現(xiàn)為短路，則這根線是 GND
• 電壓時不時在 2V 以下變化，則這根線為 CC1
• 表現(xiàn)為開路，則為其他信號線

三 信號的實際模樣

3.1 設置示波器

3.1.1 時基

3.1.2 垂直分辨率

3.1.3 觸發(fā)電平

3.2 在璞石示波器上顯示

四 信號的采樣與解碼

4.1 信號的連接

4.2 采樣設置

4.3 解碼設置

• 右側(cè)帶有眼睛圖標的選項表示是否要在解碼中查看這些內(nèi)容，默認是要查看，如果不想看到相關內(nèi)容，將其勾選掉即可。
• 在”CC1“選項中選擇連接 CC1 信號的通道，我們的通道是 0 通道，所以選擇 0。
• 由于我們不檢測 CC2 電源連接，故此項不填。
• “Full text decoding of packets” 表示是否需要對數(shù)據(jù)包進行全文解碼。
• 如果在波形中插入了光標，可以使用光標來限制解碼的范圍，默認是對所有波形進行解碼。

附件

The post 應用指南—如何使用DSLogic分析USB-PD信號？ first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post 璞石DSTouch示波器——FFT頻譜分析和協(xié)議解碼演示 first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post 璞石DSTouch示波器——基本操作演示 first appeared on DreamSourceLab(邏輯分析儀/示波器).

版本: 1.0.2

一、 前言

　　在DSView安裝目錄下，有一個decoders文件夾，里面有許多目錄是以各種協(xié)議名稱命名的。每個目錄下有至少2個擴展名為.py的文件，這些都是python代碼文件。在linux系統(tǒng)下，decoders目錄位于”/usr/local/share/libsigrokdecode4DSL”下。
DSView通過底層python解釋器執(zhí)行python代碼，對邏輯分析儀的數(shù)據(jù)進行解析，按各種算法得出需要的結(jié)果。每個協(xié)議目錄下必須存在兩個文件：

1. _init_.py，用于發(fā)現(xiàn)模塊，這個文件名左右兩邊各有兩個下劃線，這個細節(jié)要注意；
2. pd.py，用于編寫主要的邏輯代碼；
   這兩個文件如何編寫，請仔細閱讀下面的內(nèi)容。在1.2.0以上的新版本DSView中，decoders下的有一個名為example目錄為示例代碼。

二、python入門

　　python語言是一個解釋執(zhí)行的語言。在官方網(wǎng)站下載并安裝好python，就可以進行開發(fā)了。
新建一個文本文件，里邊輸入一行文字：
print('Hello,world!')
保存為 test.py，然后在命令行里輸入
python test.py
將會輸出“Hello,world!”
這里的python入門只是為了幫助一些讀者能夠順利閱讀部分協(xié)議代碼，它所講的python知識還不夠全面和深入，需要讀者自行通過其它方式獲得python資料，以便提升自己的python編程能力。

1. 變量定義
   age = 1
name = “Tom”
2. 數(shù)值
   1, 1.11, 1000等都屬數(shù)值型數(shù)據(jù)
3. 字符串
   以單引號或雙引號括起來的一串字符，表示字符串，如
   ’abc’
   “name”
4. 列表
   []
[1,2,3]
[1,”abc”,”name”,[7,8,9]]
   列表里的元素用逗號隔開，上面的第一個列表是空列表，第二個列表全是數(shù)字，第三個列表有多種類型的元素，有數(shù)值、字符串、列表。
   a = [1,2,3]
   變量a是一個列表，通過a[n]方式讀取列表里的元素。n的取值從０開始到不超過且不等于列表長度的整數(shù)
   a[2] = 666
   將第３個元素設置成666，列表里的內(nèi)容可修改
   i = a[1]
   取列表a的第二個元素賦給變量i
5. 字典
   d = {‘a(chǎn)ge’:20, ‘name’:’Tome’, ‘data’:[7,8,9]}
   字典里的每一項用一對鍵和值表示。如’age’:20
   d[‘name’] = ‘Same’
   將字典d的name值設置成’Same’
   s = d[‘name’]
   取字典d的name值賦給變量s
   字典里的鍵名可以是數(shù)字、字符串、元組等類型，如：
   {1:'張三'}
{'name':''張三"}
{(1,2,3): "張三"}
6. 元組
   ()
(1,2,3)
(2,’abc’)
   元組跟列表一樣，不同的是用()括起來，元組只能讀，不能修改。
   注意：當元組只有一個項時，要多打一個逗號，如：
   (1,)
7. 函數(shù)
   def call(): #普通函數(shù)
def call(self): #類成員函數(shù)，第一個參數(shù)是必須的
def call(a,b,c): #帶三個參數(shù)的函數(shù)

三、新建協(xié)議

1. 新建協(xié)議目錄
   找到存放所有協(xié)議的decoders目錄。widnows下，它在DSView的安裝目錄里;
   在linux下,它在
   /usr/local/share/libsigrokdecode4DSL
   打開decoders目錄，新建一個子目錄，并給目錄取名字，要求是能體現(xiàn)協(xié)議名稱的名字。這里，我們的示列協(xié)議名為”lala”。
2. __init.py文件
   在bala目錄下新建文件“__init.py”，加入一行如下代碼并保存:

   from .pd import Decoder
   

3. pd.py文件
   在bala目錄下，建新pd.py文件，用來編寫主要的代碼。

四、框架代碼模板

??以下是解碼協(xié)議代碼框架，寫在pd.py文件里。所有協(xié)議的代碼核心部分是一樣的。
下面從c模塊繼承一個類：

import sigrokdecode as srd 
class Decoder(srd.Decoder): 
    api_version = 3    
    ##協(xié)議標識，必須唯一
    id = 'bala'
    ##協(xié)議名稱, 不一定要求跟標識一致
    name = 'bala'
    ##協(xié)議長名稱
    longname = 'bala protocal'
    ##簡介內(nèi)容
    desc = 'This is an example'
    ##開源協(xié)議
    license = 'gplv2+' 

  #第一句是導出c底層的模塊
  #第二句是定義一個類，繼承自c底層的類

    inputs = ['logic']
    #接收的輸入的數(shù)據(jù)源，默認是是邏輯分析儀數(shù)據(jù)
    #在多層協(xié)議模式下，可使用上層協(xié)議的輸出名

    outputs = ['bala']
    #輸出的數(shù)據(jù)源名，在多層協(xié)議模式下，
    #其它協(xié)議可以使用這個輸出名指定數(shù)據(jù)輸入來源

    tags = ['Embedded/industrial']
    #協(xié)議的適用范圍標簽

    channels = (
        {'id': 'c1', type:0, 'name': 'c1', 'desc': 'chan1-input'}, 
    ) 
    #必須要綁定的通道
    #id:通道標識, 任意命名
    #'type':類型，有： -1:COMMON,0:SCLK,1:SDATA,2:ADATA 
    #name:標簽名
    #desc:該通道的說明

    optional_channels = (
        {'id': 'c2', type:0, 'name': 'c2', 'desc': 'chan２-input'}, 
    )
    #可選通道，其它跟上面的一樣

    options = (    
        {'id': 'debug_bits','desc': 'Print each bit', 'default': 'no', 'values': ('yes', 'no')},     
        {'id': 'wordsize',  'desc': 'Data wordsize',  'default': 0},
    )
    #提供給用戶通過界面設置的參數(shù)  
    #根據(jù)業(yè)務需要來定義
    #通過'self.options[id]'取值，id就是各個項的id值,
    #比如下面的'wordsize'
    #上面第一項是下拉框，第二項是輸入框

    annotations = (
        ('1', 'data1', 'test1'),
        ('2', 'data2', 'test2'),
        ('222', 'data3', 'test3'),
    )
    #解析結(jié)果項定義
    #annotations里每一項可以有2到3個屬性，
    #當有３個屬性時，第一個表示類型
    #類型對應0-16個顏色，當類型范圍
    #在200-299時，將繪制邊沿箭頭

    annotation_rows = (    
        ('lab1', 'row1', (0,)),
        ('lab2', 'row2', (1,2)),
    )
    #解析結(jié)果行定義
    #(0,)表示可輸出第1個定義的annotations類型
    #(1,2)表示可輸出第2個和第3個定義的annotations類型

    def __init__(self):
        self.reset()
     #這里調(diào)用reset函數(shù)，完成一些變量的初始化
     #構造函數(shù)，自動被調(diào)用，
     #這里調(diào)用reset函數(shù)完成一個變量的初始化

    def reset(self):
        self.count = 0
    #初始化函數(shù)，這里定義類的私有變量

    def start(self):
        self.out_ann = self.register(srd.OUTPUT_ANN)
    #這里注冊消息類型
    #開始執(zhí)行解碼任務時，由c底層代碼自動調(diào)用一次
    #這里，完成一些解碼結(jié)果項annotation類型的注冊
    #有: OUTPUT_ANN、OUTPUT_PYTHON、
    #OUTPUT_BINARY、OUTPUT_META 
    #register函數(shù)是c底層類提供的

    def put_ann(self,a,b,ann,data): 
        self.put(a, b, self.out_ann, [ann, data])
    #輸出內(nèi)容
    #a,b為采樣位置的起點和終點
    #ann為annotations定義的項序號
    #data是一個列表，列表里有１到３個字符串，它們將顯示到屏幕
    #annotation輸出到哪一行由annotation_rows決定
    #self.out_ann就是上面注冊的消息類型了
    #self.put是c底層類提供的函數(shù)

    def decode(self):
        while True:
            (a,b)=self.wait({0:'r'})
    #一直調(diào)用，直到所有數(shù)據(jù)處理完
    #解碼任務開始時由c底層代碼調(diào)用
    #這里不斷循環(huán)等待所有采樣數(shù)據(jù)被處理完成

    #wait函數(shù)參數(shù)詳解:
    #wait函數(shù)可帶參數(shù)，也可以不帶參數(shù)，
    #不帶參數(shù)時將返回每個采樣數(shù)據(jù)
    #參數(shù)'{0:'r'}'， 0表示匹配channels第１
    #項綁定的通道，r表示查找向上邊沿
    #wait函數(shù)可傳多個條件，
    #與條件：{0:'f',１:'r'}，
    #或條件：[{0:'f'},{１:'r'}]
    #h:高電平，l:低電平，r:向上邊沿，
    #f:向下邊沿，
    #e:向上沿或向下沿，
    #n:要么０，要么１
    #wait函數(shù)前的變量(a,b)，數(shù)量由定義
    #的channels里的通道數(shù)決定，包括可選通道
    #例如：共定義了４個通道，
    #則變成(a,b,c,d) = self.wait()

    #c底層提供了兩個屬性:
    self.samplenum 
    #當前wait()調(diào)用匹配結(jié)束的采樣點位置

    self.matched
    #是一個uint64類型數(shù)值，
    #表示０到63個通道的匹配信息，
    #通過位運算來獲取具體信息。

到這里，解碼協(xié)議代碼框架模板結(jié)束。

五、應用示例

??在上面代碼框架的基礎上，我們接下來實現(xiàn)一個簡單的例子。具體是，通過解碼某一通道的數(shù)據(jù)，從一個向上邊沿開始到向下邊沿結(jié)束，輸出采樣點差值信息。奇數(shù)次輸出放在第二行，偶數(shù)次輸出放在第一行。具體編碼和說明如下：

    def decode(self):     
        times = 0 
        rising_sample = 0 
        flag_arr = [{0:'r'}, {0:'f'}] 
        flag_dex = 0 
        while True:
            edge = flag_arr[flag_dex] 
            (a,b) = self.wait(edge)
            if flag_dex == 0:
                flag_dex = 1
                rising_sample = self.samplenum 
            else:
                flag_dex = 0                
                times += 1         
                falling_sample = self.samplenum
                v = falling_sample - rising_sample     
                s = '%02X' % v
                ann = times % 2    
                self.put_ann(rising_sample, falling_sample, ann, [s])

      #times用于輸出次數(shù)計數(shù)，偶數(shù)次輸出到第一行，奇數(shù)次輸出到第二行
      #ann = times % 2  對次數(shù)變量求余，其值在0和1中變換，調(diào)用put_ann時指定了annotation的序號
      #再根據(jù)序號由annotation_rows決定輸出在哪一行
      #邊沿條件就兩種：向上和向下，調(diào)用wait函數(shù)時，在這兩個邊沿條件中切換
      #首次是取向上邊沿，然后再換成向下邊沿
      #每次調(diào)用wait后，通過self.samplenum取采樣位置
      #求出兩次的樣品位置差后，轉(zhuǎn)換成16進制的字符串，通過類函數(shù)put_ann輸出

六、解碼模塊工作原理

??通過c代碼和python代碼的互操作，將采樣數(shù)據(jù)交給python分析。經(jīng)過一系列的處理，最終生成解碼結(jié)果，用于顯示以及供給上層協(xié)議作為分析的數(shù)據(jù)來源。解碼模塊的核心主要由以下部分組成：

1. c底層包裝類Decoder
   在c代碼里，給python提供一個經(jīng)過包裝的基類，python可調(diào)用基類的一些方法，實現(xiàn)調(diào)用c代碼的目的。python端通過以下語句導出c代碼包裝的Decoder類：

   import sigrokdecode as srd
   

python可訪問的Decoder基類的方法有：

• register方法
  用于注冊python輸出到c底層的消息類型，有：
  (1) OUTPUT_ANN，數(shù)據(jù)輸出到屏幕
  (2) OUTPUT_PYTHON，數(shù)據(jù)輸出到上層協(xié)議
  (3) OUTPUT_BINARY
  (4) OUTPUT_META

python調(diào)用方式：

 self.out_ann=self.register(srd.OUTPUT_ANN)
 self.out_py=self.register(srd.OUTPUT_PYTHON)

• put方法
  輸出數(shù)據(jù)到屏幕或上層協(xié)議，python調(diào)用方式：

  self.put(a,b,self.out_ann,[0,['abc']])
  

  其中，a、b為采樣點區(qū)間值，self.out_ann為注冊的消息類型，[0,[‘a(chǎn)bc’]]， 0為消息類型序號，參考之前的內(nèi)容；[‘a(chǎn)bc’]為消息內(nèi)容了

• wait方法
  獲得上一次分析位置后的采樣數(shù)據(jù)，可通過參數(shù)指定邊沿查找條件。
  調(diào)用方式： self.wait()
  可指定參數(shù)，如：{0,’r’}表示第１個綁定的通道滿足向上邊沿的數(shù)據(jù)；{1,’f’}表示第２個綁定通道足向下邊沿的數(shù)據(jù)。其它條件標志還有：h、l、e、n。
  可通過多個條件組成并和或的條件。并條件如：{0:’f’,1:’r’}，或條件如：[{0:’f’},{1:’r’}]

• has_channel方法
  用來叛斷某個通道是否綁定，python調(diào)用方式：

    self.has_channel(0)
  

  0是通道序號。

• 屬性
  c底層類給python提供了兩個屬性：
  a. self.samplenum，wait()調(diào)用后的采樣數(shù)據(jù)位置；
  b. self.matched，wait()調(diào)用后道通匹配信息；

1. python層包裝類Decoder
   繼承至c底層包裝的類，由c底層實例化并調(diào)用python類的方法，代碼如下：

    import sigrokdecode as srd
    class Decoder(srd.Decoder):
   

   子類Decoder的方法有：

• reset方法
  這里做一些變量值的重置，以及類的私有變量的定義。變量的定義如：

    self.name = 'abc'
  

• start方法
  在解碼任務開始執(zhí)行前，c底層代碼會調(diào)用一次start函數(shù)，這里主要是做一些初始化工作，比如注冊消息類型，如：

    self.out_ann = self.register(srd.OUTPUT_ANN)
    self.out_py = self.register(srd.OUTPUT_PYTHON)
  

• decode方法
  由c底層調(diào)用，在解碼任務開始時，c底層啟動一個線程，然后在線程里調(diào)用decode方法。
  在這個函數(shù)里，一直循環(huán)調(diào)用wait函數(shù)，不斷從c底層讀取符合邊沿條件的數(shù)據(jù)，如：

    while True:
        (a,b) = self.wait()
  

  (a,b)元組里的變量數(shù)跟聲明的chnnaels里聲明的通道數(shù)一致，包括可選的通道上。

解碼任務執(zhí)行流程：

• (1) 解碼任務開始啟動；
• (2) 上層將采樣數(shù)據(jù)分批推送到底層；
• (3) 底層檢測并啟動一個線程，該線程調(diào)用python層的decode函數(shù)，不斷處理上層推送的數(shù)據(jù)；
• (4) python層經(jīng)過一系列的計算處理，生成解碼結(jié)果，通過put函數(shù)輸出到c底層；
• (5) 當所有數(shù)據(jù)推送完成并經(jīng)過python層處理，解碼任務結(jié)束；

七、框架升級更新記錄

??在DSView版本1.2.0以上，更新以下功能：

1. end方法
   python層的方法，當所有數(shù)據(jù)處理完成后會被c底層觸發(fā)
2. self.last_samplenum屬性
   c底層提供的屬性，其值為所有數(shù)據(jù)推送完成后最后的數(shù)據(jù)樣位置。當存在end方法時，該屬性將被設置
3. 數(shù)據(jù)多種顯示格式
   顯示的annotation數(shù)據(jù)部分，可以在2進制、16進制、8進制、10進制、ascii格式間轉(zhuǎn)換。

   self.put(s, e, self.out_ann, [1,['%02X' % value])
   

   put函數(shù)將數(shù)據(jù)輸出c底層，并在屏幕上顯示。其中，value為要顯示的數(shù)據(jù)。在輸出到時需要轉(zhuǎn)換為16進制的字符串。當需要讓數(shù)據(jù)支持在多種格式間轉(zhuǎn)換時，代碼修改如下：

   self.put(s, e, self.out_ann, [1,['@' + '%02X' % value])
   

   它是通過在數(shù)據(jù)部分前加@符號，告訴c底層這一部分內(nèi)空是數(shù)據(jù)部分，如：
   '@66FB'
   如果存在前綴文字，需要將格式部分和數(shù)據(jù)部分開，如：
   ['Data:{$}','D:{$}', '@66FB']
   {$}是占位符，系統(tǒng)將數(shù)據(jù)部分格式化后替換掉占位符，就會變成：Data:66FB

The post 邏輯分析儀 怎么編輯自己需要的協(xié)議！ first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post DSCope示波器與璞石示波器產(chǎn)品簡介和操作 first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post 什么是邏輯分析儀？邏輯分析儀和示波器的區(qū)別！ first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post 邏輯分析儀入門教程 v2——波形分析 first appeared on DreamSourceLab(邏輯分析儀/示波器).

1.1.?????協(xié)議簡介

IIC-BUS（Inter-IntegratedCircuit Bus）最早是由PHilip半導體（現(xiàn)在被NXP收購）于1982年開發(fā)。 主要是用來方便微控制器與外圍器件的數(shù)據(jù)傳輸。 它是一種半雙工，由SDA（數(shù)據(jù)）和SCL（時鐘）組成的兩線式串行傳輸總線。

目前最新的協(xié)議版本是2014版，鏈接如下：

https://www.mmx22.com/doc/I2C-bus specification and user manual.pdf

1.2.?????物理信號

圖1-1 IIC實際的波形

圖1-2 IIC協(xié)議 基本形式

IIC由一條時鐘線和一條數(shù)據(jù)線組成。 如圖1-1是示波器抓取的實際信號、1-2是IIC協(xié)議數(shù)據(jù)傳輸?shù)幕拘问健?/p>

IIC的輸入輸出結(jié)構采用的是開漏的結(jié)構。 開漏結(jié)構不能夠自主得到高電平，所以需要通過外部上拉電阻Rp來的實現(xiàn)IIC通信過程中的高電平。 Rp的大小取決于IIC不同模式時的灌電流大小。

圖1-3和圖1-4是描述IIC獲得高低電平的情景。 因為一條IIC總線上面可能會同時連接上多個設備，如果IIC使用的是推挽輸出的話容易引起短路。 IIC設備可以通過控制N-MOS管的開關來控制輸出信號的電平高低。 當MOS管G極為低電平時MOS管截止IIC總線上面由于有上拉電阻的存在而為高電平； 當MOS管G極為高電平時MOS管導通，IIC總線相當于直接接地為低電平。

IIC的輸入是通過TTL肖特基觸發(fā)器將數(shù)據(jù)傳輸?shù)捷斎霐?shù)據(jù)寄存器當中，再提供給處理器處理。

圖1-3

圖1-4

IIC的電平標準：

由于種類的設備都有可能連接到IIC總線上面，比如說CMOS、NMOS等，所以IIC的高電平和低電平的標準是不一定的。高電平和低電平的值分別為0.7V_DD和0.3V_DD。

圖1-5

1.3.?????總線連接

圖1-6

IIC的時鐘線總是由主機控制，主機與從機之間的數(shù)據(jù)傳輸只在SDA一根線上完成，不能同時發(fā)送和接收數(shù)據(jù)，所以IIC是一種半雙工的通信協(xié)議。一條IIC總線上面可以掛載多個設備，每一個設備都有其對應的設備地址，設備之間數(shù)據(jù)傳送只能由一個設備傳送給對應地址的設備。

圖1-7

IIC的總線連接可以接受多主機的模式，也就是說一條IIC總線上面可以有多個設備可以作為主機來使用，但是在一次數(shù)據(jù)的傳輸過程中只能有一個設備作為主機。一條IIC總線上面誰是主機取決于總線上面的時鐘和數(shù)據(jù)信號由誰控制。如圖1-7所示，這一條IIC總線上面掛載了多個設備，其中MCU1和MCU2都可以作為主機來使用，但是不能同時有兩個主機。

如果兩個MCU同時發(fā)起開始信號時（都試圖成為主機），這時候IIC的仲裁機制會發(fā)揮作用來判定誰成為主機。

圖1-8

IIC的仲裁機制得益于其開漏的輸入輸出結(jié)構。例如如圖1-8所示，當SCL線上掛載的多個設備，其中的MCU2的SCL輸出低電平，那么這條IIC總線SCL就會被MCU2拉低，這也就是“與”的特性。

IIC上的仲裁主要是由兩部分組成SCL時鐘同步、SDA線仲裁。

圖1-9

如圖1-9所示CLK1和CLK2都是連接在一條SCL線上的設備同時產(chǎn)生的時鐘信號，由于IIC總線存在“與”的特性，所以兩個設備高電平相同的部分形成了SCL最終的時鐘，也就是說同一條IIC總線上面的時鐘都是相同的。

圖1-10

同樣SDA仲裁也是基于“與”的特性。如圖1-10所示當兩個設備同時發(fā)出開始信號想要傳送數(shù)據(jù)時，在第一個和第二個周期內(nèi)DATA1和DATA2的數(shù)據(jù)都是相同的，然后兩者繼續(xù)傳送數(shù)據(jù)，當在第三個時鐘周期時DATA2與SDA的數(shù)據(jù)不一致，這個時候設備2就會停止發(fā)送數(shù)據(jù)，轉(zhuǎn)而啟動接收模式。這樣SDA的數(shù)據(jù)就會與DATA1的數(shù)據(jù)保持一致，并且設備2停止發(fā)送數(shù)據(jù)也不會影響SDA的數(shù)據(jù)。

2.?協(xié)議規(guī)范

2.1.?????????編碼規(guī)則

起始、停止條件：IIC的起始信號為當時鐘信號線（SCL）為高電平時，數(shù)據(jù)線（SDA）產(chǎn)生一個下降沿，停止信號為當時鐘信號線（SCL）為高電平時，數(shù)據(jù)線（SDA）產(chǎn)生一個上升沿。

圖2-1

應答位、非應答位：當主機傳送8位數(shù)據(jù)結(jié)束后，主機會將SDA線拉高，此時如果從機正確接收數(shù)據(jù)則會將SDA拉低并在SCL高電平時保持低電平，這個信號為ACK信號。如果在傳輸8位數(shù)據(jù)后從機沒有將SDA拉低則該信號為NACK。如果出現(xiàn)NACK則表示數(shù)據(jù)傳輸出錯。

圖2-2

數(shù)據(jù)有效性：當時鐘信號為高電平的時候，數(shù)據(jù)線上的信號需要保持不變也就是在時鐘線為高電平的時候數(shù)據(jù)線出現(xiàn)上升下降沿的話就會產(chǎn)生停止和啟動信號，從而導致數(shù)據(jù)的傳輸出錯。

圖2-3

byte組織：SDA上的數(shù)據(jù)傳輸是以8bit即一個字節(jié)為單位傳輸?shù)?，每一次傳輸?shù)淖止?jié)數(shù)沒有限制，每傳輸完一個字節(jié)后必須跟隨一個應答位。

我們以01001001（0X49）為例，其時序圖如下：

圖2-4

2.2.?????信號傳輸

IIC總線上面的每一個設備都有唯一的地址與之對應，信號傳輸時也是根據(jù)指定的地址找到設備來傳輸信號。

寫操作：主機確定了從機的設備地址后，生成一個開始信號，然后向IIC總線上面發(fā)送設備的地址和讀寫方向標志。從機檢測到該地址和自己設備地址相對應后，回復主機一個應答信號。主機接收到應答信號后就開始向這個設備以字節(jié)為單位發(fā)送數(shù)據(jù)，每一個字節(jié)后面都會帶有從機的應答信號，直到主機發(fā)送完成最后一個數(shù)據(jù)后生成一個停止信號結(jié)束此次數(shù)據(jù)的傳輸。

圖2-5

讀操作：讀操作與寫操作有一些類似，同樣的是需要確定需要讀取的從設備的地址。然后主機生成開始信號，再向IIC總線上發(fā)送從設備的地址和讀數(shù)據(jù)的指令。從設備接收到地址與自己的吻合后會產(chǎn)生一個應答信號。就這從設備就開始向主機發(fā)送主機想要讀取的數(shù)據(jù)，主機正確接收數(shù)據(jù)后會向從機回復應答信號，當主機想要結(jié)束讀取操作時，主機會回復一個非應答信號，然后生成停止信號結(jié)束數(shù)據(jù)的讀取。

圖2-6

2.3.?????傳輸示例

圖2-7

如圖2-7所示是示波器采集的IIC信號，我們通過自己的觀察得到這一段IIC包含的信息，主機向地址為0XA0 的設備寫入0X0C。

通過示波器我們可以觀察到IIC信號真實的模樣， 但是我們也可以體會到示波器在分析數(shù)字信號的過程中有很多不便之處。

（1）??示波器分析通道比較少：

一般我們使用的示波器都是雙通道，而剛好IIC總線只有兩根線組成，但是當我們需要測量的數(shù)字信號時由多根線組成的話（比如說spi），用兩通道的示波器就不方便我們使用。

（2）??示波器的存儲深度比較?。阂话銇碇v示波器的存儲深度有限，有與存儲深度和采樣率采樣時長有很大的聯(lián)系：

存儲深度=采樣率X顯示時間

那么在上面的公式的原則下，示波器的存儲深度是一定的，我們想要設置較高的采樣率的話就無法顯示較長的波形，如圖2-8所示，想要的到足夠長的波形的話采樣率則會不足，如圖2-9所示。

圖2-8

圖2-9低采樣率

?

（3）??沒有協(xié)議解碼功能：

如圖2-7所示，示波器抓取到的波形只有光禿禿的波形，我們需要自己將波形放大去仔細辨認才能得到其中的信息。

圖2-10邏輯分析儀解碼結(jié)果

而相比于示波器邏輯分析儀能更好的輔助工程師抓取，識別數(shù)字信號。如圖2-10所示邏輯分析儀帶有解碼功能，它可以自動幫助工程師讀取出其中數(shù)據(jù)。邏輯分析儀的通道數(shù)量一般都在16個以上，并且在存儲深度這方面，邏輯分析儀要遠遠大于示波器，因此他可以記錄很長的數(shù)據(jù)。

?

3.?邏輯分析儀準備

邏輯分析儀使用詳情可參考：https://www.dreamsourcelab.com/doc/DSView_User_Guide.pdf

3.1.?????設備連接和狀態(tài)檢查

邏輯分析儀帶有一個type-c的接口，使用正確的連接線價格邏輯分析儀接入電腦的USB接口（如果邏輯分析儀是支持USB 3.0 接口的話接入USB 2.0接口會影響其最高速率）。一定要等到邏輯分析儀指示燈顯示為綠燈和軟件上顯示為正確的儀器設備，此時才能正確地操作和使用邏輯分析儀。

圖3-1

3.2.?????被測信號連接

正常連接好USB后，邏輯分析儀會亮綠燈，再將排線插入邏輯分析儀的檢測通道。排線四個通道分為一組，基礎版設備4個通道配一根地線，增強版每一個通道都配有地線，由于一般情況下的IIC速率都比較小，所以我們只需要連接兩個通道和一根公共地線就行了。

圖3-2

4.?波形抓取和協(xié)議分析

4.1.?????采集設置

采集時長、采樣率：關于采樣率和采樣時長，我們需要明白的一點是他們都和存儲深度有關。存儲深度=采樣率*窗口顯示時長

IIC總線的傳輸速率一般是幾百KHZ，我們的傳輸速率設置為幾MHz就行。這里我們采用4MHz的采樣率對IIC進行采樣。這里不同的采樣率下邏輯分析儀的最長采樣時長是不一樣的，DSView會根據(jù)你設置的采樣率來計算出最長的采集時長。你可以根據(jù)自己的數(shù)據(jù)量選擇相應的采樣時長。

? 圖4-1

運行模式和閾值：DSView中邏輯分析儀抓取信號的運行模式有stream和buffer模式。stream模式下不同通道數(shù)有不同的最高采樣率，而buffer模式下最高采樣率是固定的。另外就是由于stream模式采用的是PC的內(nèi)存所以有很長的采樣深度。DSView的電壓閾值可以設置的范圍是0~5V之間。通常的3.3V數(shù)字系統(tǒng)，我們設置閾值電壓為1.0V就可以，如果設置太低或者太高會導致信號不精準。

圖4-2

這里需要注意的是stream模式下DSView無法進行高級觸發(fā)，只能進行一些簡單觸發(fā)，如果需要用邏輯分析儀抓取特定的數(shù)據(jù)的話需要將運行模式調(diào)整到buffer模式下。

圖4-3

4.2.?????觸發(fā)條件設置和采集

簡單觸發(fā)：簡單觸發(fā)只需要通過設置某個通道的觸發(fā)條件就可以實現(xiàn)信號的抓取。如圖4-4所示我們設置觸發(fā)條件為當通道1產(chǎn)生邊沿信號，當通道1產(chǎn)生上升沿或者下降沿的時候就會觸發(fā)。

圖4-4

采集：DSView能夠?qū)崿F(xiàn)立即和正常捕獲。立即捕獲可以理解為立即抓取當前的IIC信號，不會顧及觸發(fā)條件。當你的IIC信號比較短，并且你設置的采樣時長比較短時可能會抓取不到波形。

正常捕獲只需要點擊開始按鈕（或者按鍵盤S鍵）就可以進入正常捕獲模式。正常捕獲可以響應觸發(fā)條件，并且可以設置采集模式。

圖4-5

DSView運行單次采集和重復采集。單次采樣只允許你采集一次便會停止采集。重復采集是完場一次采集后等待響應的時間間隔后又會重新開始采集并不斷這樣的循環(huán)。如圖4-6所示我們可以設置間隔采集的時間，設置范圍為1~10S。

圖4-6

4.3.?????波形查看和測量

縮放：波形的縮放通過鼠標滾輪就能夠?qū)崿F(xiàn)波形的縮放。也可以通過鍵盤上的左右鍵來縮放波形。還可以通過鼠標右鍵框選住波形來將波形細節(jié)放大（右鍵框選只可以放大不能縮小波形）。

圖4-7右鍵框選放大

移動：按住鼠標左鍵能夠?qū)崿F(xiàn)波形的左右移動。

頻率測量：直接將鼠標移動到波形的中央，就可以計算這個信號的頻率，周期等信息。

圖4-8鼠標檢測頻率

光標運用：當你的波形比較長窗口無法完全顯示的時候，我們可以使用光標標記你想觀察的地方然后根據(jù)光標實現(xiàn)波形位置的跳轉(zhuǎn)。在波形的上雙擊就能添加光標，光標的可添加數(shù)量不受限制。當你想要實現(xiàn)位置跳轉(zhuǎn)的時候直接鼠標右擊光標就會出現(xiàn)相應的序號，然后直接點擊序號跳轉(zhuǎn)到相應的光標。

圖4-9光標跳轉(zhuǎn)GIF圖

4.4.?????協(xié)議添加和解碼分析

我們采集到的IIC總線上面的信號是兩條波形圖，比較生硬不利于我們了解其中包含的信息。這個時候我們就需要使用到DSView中所包含的解碼功能。解碼功能可以將IIC協(xié)議中包含的內(nèi)容以直觀的形式表現(xiàn)出來，方便我們分析。

步驟一：點擊菜單欄上面的解碼DSView界面右側(cè)就會出現(xiàn)添加解碼協(xié)議的窗口。

圖4-10

步驟二：在右側(cè)出現(xiàn)的窗口中選擇IIC協(xié)議，在點擊這個加號添加協(xié)議。

圖4-11

????步驟三：點擊完加號后下方就會出現(xiàn)一個IIC的協(xié)議，點擊左側(cè)的設置按鈕（齒輪）進入解碼設置的窗口。

圖4-12

????步驟四：首先設置顯示的內(nèi)容，我們可以根據(jù)自己的需求設置，然后最重要的是需要將采集IIC的通道與SCL和SDA相對應，從機地址可以顯示為包不包含讀寫位，最后解碼區(qū)域可以設置為開始到結(jié)束，這樣采集到的所有數(shù)據(jù)都會被解碼，如果想要解碼特定的區(qū)域可以添加兩條光標，解碼區(qū)域設置為這兩條光標之間。

圖4-13

步驟五：結(jié)果分析

圖4-14

如圖4-14所示我們設置了解碼區(qū)間為光標1和光標2之間的區(qū)域。這一段IIC時序表達的意思就是從地址為1010000的設備之中的0X15的內(nèi)部地址當中讀取數(shù)據(jù)，讀出的數(shù)據(jù)位0X54。

5.進階分析

5.1.采集技巧

循環(huán)采集：當你遇到需要觀察一個特定的信號時采用單次可能會不方便操作。比如不同按鍵代表不同的信息，我們可以設置循環(huán)采集抓取按鍵的信息。

圖5-1

觸發(fā)定位：如果我們想觀察一段完整的波形，可以將觸發(fā)位置盡量調(diào)到最前（1%）或最后（90%）。這樣就能觀察到觸發(fā)前和觸發(fā)后的波形，如圖5-3所示。

圖5-2

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

圖5-3

5.2.高級觸發(fā)

DSView中可以使用高級觸發(fā)來分析傳輸?shù)膬?nèi)容。

步驟一：首先需要在觸發(fā)設置里面選擇高級觸發(fā)選項。

圖5-4

步驟二：設置觸發(fā)位置，?觸發(fā)位置可以根據(jù)自己的需要設置在任意位置。觸發(fā)的位置決定了你要抓取的信號位于你抓取的全部信號的百分比位置。設置時只需要填入數(shù)值或者用鼠標拖動位置條。

圖5-5

步驟三：選擇串行觸發(fā)，IIC是一種串行的通信方式，所以我們選擇的是串行觸發(fā)，上面的總觸發(fā)等級只在多級觸發(fā)的時候使用。

圖5-6

步驟四：設置開始停止條件、時鐘設置。

首先需要將通道與你測試的IIC線對應，例如通道0對應的是SCL，通道1對應的是SDA。IIC的開始條件為當SCL為高電平時SDA產(chǎn)生一個下降沿，停止條件為當SCL為高電平時SDA產(chǎn)生一個低電平，所以開始條件和停止條件設置為圖5-7左側(cè)所示。時鐘設置用來定義時鐘采樣的時刻，一般情況我們可以設置為上升沿采樣。

?圖5-7

步驟五：設置數(shù)據(jù)通道、數(shù)據(jù)位寬、數(shù)據(jù)值

數(shù)據(jù)通道指的是SDA連接的是哪個通道，這里我們連接的是1通道。由于IIC協(xié)議中每傳送1字節(jié)數(shù)據(jù)就需要一個應答位，所以數(shù)據(jù)位寬設置為9。例如我設置在出現(xiàn)0X57這個數(shù)據(jù)時觸發(fā)，設置的數(shù)據(jù)值應該為010101110，最后一位為應答位。

當然如果我們不需要抓取特定的數(shù)據(jù)時，數(shù)據(jù)值、數(shù)據(jù)位寬、數(shù)據(jù)通道三項可以不用設置。

圖5-8

步驟六：查看數(shù)據(jù)

邏輯分析儀抓取的結(jié)果會顯示在主界面上面，觸發(fā)的位置就是我們想要獲得的數(shù)據(jù)的位置。

我們還可以通過列表查詢的方式來來抓取的這一串數(shù)據(jù)中的位置。如圖5-10所示，輸入要查詢的數(shù)據(jù)再點擊該數(shù)據(jù)就能在主界面中快速定位該數(shù)據(jù)。

圖5-9

圖5-10

5.3.Stack高階協(xié)議解析

稍微復雜一點的協(xié)議都會采用分層的結(jié)構，例如使用IIC對EEPROM的讀寫操作，其協(xié)議是基于傳統(tǒng)的IIC，但是在這其中還包含了更多的含義。

我們以對EEPROM操作展示Stack高階協(xié)議解析過程

操作步驟：

（1）選擇“1：IIC”。IIC協(xié)議添加“1：IIC”不能添加“0：IIC”，“0：IIC”不能顯示多層協(xié)議。

圖5-11

（2）點擊“多層協(xié)議”

圖5-12

（3）添加對應的EEPROM協(xié)議

圖5-13

（4）??得到結(jié)果

從結(jié)果可以看出，這5層的解碼將IIC協(xié)議通訊的從每一位到整體的意義描述的很詳細。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?

圖5-14

The post 利用邏輯分析儀進行I2C總線的全面分析 first appeared on DreamSourceLab(邏輯分析儀/示波器).

The post 邏輯分析儀入門教程1——波形采集 first appeared on DreamSourceLab(邏輯分析儀/示波器).

1. 協(xié)議基礎

1.1.????協(xié)議簡介

? ?UART是“Universal Asynchronous Receiver/Transmitter”，通用異步收發(fā)器的縮寫。在19世紀60年代，為了解決計算機和電傳打字機通信，Bell發(fā)明了 UART協(xié)議，將并行輸入信號轉(zhuǎn)換成串行輸出信號。因為UART簡單實用的特性，其已經(jīng)成為一種使用非常廣泛的通訊協(xié)議。我們?nèi)粘＝佑|到的串口，RS232，RS485等總線，內(nèi)部使用的基本都是 UART協(xié)議 。

? ?為了更好的理解和分析協(xié)議與總線的關系，我們通常把一個完整的通訊規(guī)范劃分成物理層，協(xié)議層以及應用層。物理層只定義真實的信號特性（比如電壓，電流，驅(qū)動能力等），以及電信號與邏輯信號0和1的對應關系；協(xié)議層不關心底層的0和1具體怎么實現(xiàn)，只規(guī)定邏輯信號的協(xié)議規(guī)范以及通訊過程（例如起始，數(shù)據(jù)以及結(jié)束等）；應用層不關心數(shù)據(jù)是怎么獲取的，只定義數(shù)據(jù)表示的意義，以及如何實現(xiàn)具體的業(yè)務邏輯。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 1?1 通訊協(xié)議的分層實現(xiàn)

? ? ?最簡單的UART協(xié)議應用，通常物理層只需要兩根傳輸線，一根用于發(fā)送，一根用于接收，從而實現(xiàn)全雙工通訊。對于單向傳輸，也可以只使用一根傳輸線。此類應用最典型的實例就是單片機的RX/TX端口互相連接，從而實現(xiàn)基于TTL電平的UART通訊。對于不同的傳輸距離以及可靠性的要求，替換不同的物理層實現(xiàn)既可以得到我們常見的RS232、RS485等通訊總線。

1.2.???不同的物理層實現(xiàn)

? ? ?由于UART協(xié)議層的輸入是邏輯0/1信號，而邏輯0/1信號在物理層可以通過不同的電平標準來區(qū)分。針對不同的通訊需求，便可以使用不同的物理層實現(xiàn)。例如簡單的板內(nèi)通訊，或者常見的設備調(diào)試場景，使用簡單的LVTTL/TTL電平即可在兩個設備間進行UART協(xié)議通訊。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 1?2 不同的物理層電平標準

? ? ? 通用的串口則使用的是RS232電平，可以增加傳輸距離，并且抵抗一定程度的信號干擾。付出的成本則是在物理層需要對應的電平轉(zhuǎn)換芯片來實現(xiàn)，發(fā)送端需要將內(nèi)部的高低電平信號轉(zhuǎn)換成電壓更高的+/-電壓信號，接收端需要將+/-電壓信號轉(zhuǎn)換成內(nèi)部的高低電平信號。

在工業(yè)通訊的場景下，為了進一步提高傳輸距離，以及增強信號的可靠性，一般會采用RS485的電平標準。在發(fā)送端將普通的高低電平信號轉(zhuǎn)換成一對差分信號，在接收端將差分信號再轉(zhuǎn)換成普通的高低電平信號。另外，RS485允許總線上連接多達128收發(fā)器，而TTL或者RS232則是點對點的連接。

1.2.1.????基于TTL的UART通訊

? ? ?基于TTL的UART通訊，是UART協(xié)議應用最簡單的使用場景。即直接把數(shù)字I/O輸出的高低電平作為實際的物理信號進行傳輸。在物理連接上，只需要設備共地，通過一根信號線即可完成單向的設備通訊。如果需要雙向全雙工，使用兩根信號線即可。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 1?3 基于TTL的UART通訊

? ? ?為了對比不同物理層實現(xiàn)的差別，我們可以觀察發(fā)送相同數(shù)據(jù)時，不同物理層的實際信號有何不同。這里以發(fā)送字符‘D‘為例，通過璞石示波器，直接觀察TTL實現(xiàn)傳輸?shù)男盘枺ㄌ筋^接地端連接設備共地端，探頭信號端連接上圖藍色信號線），可以獲得如圖?1?4所示的信號波形。從波形可以看出，當沒有數(shù)據(jù)傳輸時，UART信號會一直保持在高電平（具體信號幅度由I/O的供電電壓決定），數(shù)據(jù)傳輸時信號發(fā)生跳變，傳輸完成后信號重新回到空閑的高電平狀態(tài)。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 1?4 TTL的UART信號波形

1.2.2.?????基于RS232的UART通訊

? ? ? 為了增強驅(qū)動能力，以增加傳輸距離和可靠性，RS232總線采用了雙極性電壓信號來進行物理傳輸。信號在發(fā)送/接收之前，通過電平轉(zhuǎn)換芯片實現(xiàn)內(nèi)部信號和總線信號的互相轉(zhuǎn)換。連接方式和TTL電平完全相同，整個物理層只是多了一層電平轉(zhuǎn)換。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 1?5 基于RS232的UART通訊

同樣以發(fā)送字符‘D‘為例，璞石示波器的探頭連接到信號端，可以采集到如圖?1?6所示的實際波形?？梢钥闯?，RS232波形在空閑時為負電壓，當有數(shù)據(jù)傳輸時，信號開始在正負電壓之間跳變，傳輸完成后重新回到空閑的負電壓狀態(tài)。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 1?6 RS232的UART波形

1.2.3.?????基于RS485的UART通訊

? ? ? RS485為復雜的工業(yè)環(huán)境而設計，和其它UART協(xié)議的物理層相比，RS485總線最大的特點就是使用了差分信號傳輸。信號在發(fā)送之前，通過RS485的收發(fā)器把單端信號轉(zhuǎn)換成差分信號，再發(fā)送到總線上進行傳輸；同樣在接收之前，總線上的差分信號通過收發(fā)器的轉(zhuǎn)換變成單端信號再送給UART控制器進行接收。在RS485總線上，如果希望進行全雙工的雙向通訊，需要兩對差分信號線（即4根信號線）。如果只進行半雙工的雙向通訊，則僅需要一對差分信號即可。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 1?7 基于RS485的UART通訊

? ? ? 還是以發(fā)送字符‘D‘為例，使用璞石示波器2個通道的探頭（共參考地），分別連接到其中一對差分信號的A/B端，可以采集到如圖?1?8所示的實際波形。可以看出，A/B端的波形為互補關系。A端波形為正向邏輯（空閑時為正電壓），B端波形為反向邏輯（空閑時為負電壓）。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 1?8 RS485的UART波形

2.????????協(xié)議規(guī)范

2.1.??????UART幀結(jié)構

? ? ? 在上一節(jié)的介紹中，我們通過璞石示波器觀察了實際的UART波形，那么這個波形到底是怎么被準確的識別成字符‘D‘，而不是其它內(nèi)容的呢？這就涉及到UART協(xié)議幀結(jié)構的定義。如圖?2?1所示：

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 2?1 UART協(xié)議幀結(jié)構

? ?當兩個設備需要通過UART協(xié)議進行通訊時，它們需要同時約定好以下內(nèi)容：

• 每一位信號的時間長度T（波特率?= 1/T）
• 幀結(jié)構中每一項的具體位數(shù)
• 是否有校驗位，以及校驗位的機制（奇/偶/..）

有了這些約定，接收設備只需要等待起始位的到來，再對之后的波形進行固定間隔的采樣即可獲得傳輸?shù)木唧w信息。以字符‘D‘的波形為例，其解析過程如圖?2?2所示：

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 2?2 UART波形分析

2.1.1.? ? ?波特率

? ? ? 波特率是UART協(xié)議，或者說所有異步串行協(xié)議，非常重要的一個概念，即單位時間內(nèi)（1秒）可表示的bit位個數(shù)，或者也可以表述為bit位寬的倒數(shù)。例如一個波特率為115200的UART波形表示1秒可容納115200個bit位，也就是說每一位bit數(shù)據(jù)占大約8.68uS的時長。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 2?3 波特率的定義

? ? ? ?UART等異步串行協(xié)議，為了簡化信號物理連接，降低通訊成本，一般只有一根信號線，無法同時傳輸數(shù)據(jù)和時鐘信號。收/發(fā)設備為了正確解析波形就需要在相同的波特率設置下。而相同的波形使用不同的波特率獲取的信息可能會完全不同。對于接收設備來講，只有起始位可以作為一幀數(shù)據(jù)的同步點，其它數(shù)據(jù)都是通過波特率來確定具體的取樣位置。

還是以字符‘D’的波形為例，如圖?2?4所示，如果用錯誤的波特率接收，就可能會得到完全錯誤的數(shù)據(jù)信息。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 2?4 波特率錯誤

2.1.2.?????空閑位

? ? ? 設備之間不傳輸數(shù)據(jù)時以持續(xù)的高電平表示空閑?？臻e位持續(xù)時間越長，兩個數(shù)據(jù)幀間隔也越長，單位時間傳輸?shù)臄?shù)據(jù)就越少。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 2?5 空閑位

2.1.3.??????起始位

UART接收端會一直檢測信號線上的電平變化，開始傳輸數(shù)據(jù)時，發(fā)送端將信號線從高電平拉到低電平結(jié)束空閑狀態(tài)，并保持一個bit位的時長。接收器檢測到高低電平轉(zhuǎn)換時，開始接收信號。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 2?6 起始位

2.1.4.?????數(shù)據(jù)位

? ? ? 數(shù)據(jù)位包含傳輸?shù)膶嶋H數(shù)據(jù)，如果使用了奇偶校驗，那么數(shù)據(jù)位長為5~8 bits，如果沒有使用奇偶校驗，則位長為5~9 bits。在一般情況下，數(shù)據(jù)位為?8 bits，數(shù)據(jù)首先從最低有效位開始發(fā)送，高位在后。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 2?7 數(shù)據(jù)位

2.1.5.????校驗位

? ? 校驗位可以用來提高傳輸?shù)目煽啃?。如果信號在傳輸過程中因為干擾而導致某些位置的電平產(chǎn)生錯誤，通過計算接收的數(shù)據(jù)和校驗位是否匹配即可判斷數(shù)據(jù)是否有傳輸錯誤，從而給應用層提供有效信息來決定接受/丟棄對應的數(shù)據(jù)。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 2?8 校驗位

2.1.6.????停止位

? ? ? 停止位表示一幀數(shù)據(jù)的結(jié)束，實際信號是一段時間的高電平。停止位的時間長短可以設置為1、1.5或者2bits的停止位。大部分情況使用1bit的停止位。

因為UART是一個異步協(xié)議，每一幀的開頭可以用跳變沿來同步，但是停止位只能通過波特率來計算相對位置，如果在停止位的位置識別到一個低電平，則會產(chǎn)生幀錯誤。在通訊過程中，為了減少波特率的誤差導致的問題，可以設置不同的停止位長度來適配。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 2?9 停止位

3.???使用邏輯分析儀分析UART通訊

3.1.????示波器vs邏輯分析儀

? ? ? ?示波器作為主要的通用測試測量儀器，在觀察模擬信號的細節(jié)方面有著天然的優(yōu)勢。比如說實時運行，配合高波形刷新率，可以方便的觀察到突發(fā)的異常信號；再比如進行噪聲評估以及信號質(zhì)量優(yōu)化時，示波器可以很好的對比同一條總線上，不同節(jié)點上信號的異同，從而找出隱藏的信號完整性問題。

? ? ? 但是示波器亦天然有著一些不方便的地方，除去通道少，屏幕普遍偏小，操作沒有電腦+鼠標的方式靈活可控這些形態(tài)上的問題，針對數(shù)字信號的采集和分析，示波器最大的問題就是存儲深度太小。一臺幾十萬元的示波器存儲深度也可能只有幾百Mpts。同時，因為存儲深度的限制，當需要做稍微長一點時間的采集時，示波器的真實采樣率就會劇烈的下降，導致采集到的波形無法還原真實的信號，失去了分析的意義。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?1 璞石示波器分析UART信號

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?2 DSLogic分析UART信號

? ? ? ?邏輯分析儀是只針對數(shù)字信號采集和分析而專門設計的測試測量儀器，其采集出來的波形結(jié)果只有高低電平兩個狀態(tài)（也就是邏輯上的0和1）。但是卻很好的彌補了示波器在采集和分析數(shù)字信號上的不足。

1. ?1.?????大部分邏輯分析儀都是在PC上操作，借助桌面處理器的強大性能，以及成熟操作系統(tǒng)的交互體驗，極大了提升了數(shù)字信號分析的便捷性和效率。
2. ?2.?????邏輯分析儀通道數(shù)多，入門級別的DSLogic邏輯分析儀就有16個通道可以同時采集，用戶也可以以非常合理的成本獲取擁有幾十個，甚至上百個通道的邏輯分析儀產(chǎn)品。
3. ?3.?????邏輯分析儀的存儲深度更大，比如DSLogic在stream模式下可以達到16G的存儲深度，并且同時保持相當高的采樣率，遠超絕大多數(shù)示波器的采集能力。
4. ?4.?????邏輯分析儀普遍提供豐富的協(xié)議解碼功能，可以對數(shù)字信號進行深入的分析。例如DSLogic目前支持的解碼協(xié)議就多達100多種。大部分示波器的解碼能力有限，而且大多需要單獨購買相應的插件。

我們接下來將重點介紹如何使用邏輯分析儀進行各種情形下UART信號的采集和分析。

3.2.????建立邏輯分析儀的測試環(huán)境

3.2.1.?????DSLogic的連接

DSLogic是一款基于USB連接的便攜式邏輯分析儀。DSLogic主機負責信號采集和緩存，然后通過USB把數(shù)據(jù)傳輸給PC上的上位機軟件DSView。DSView負責波形數(shù)據(jù)處理，顯示，分析，以及對應的人機交互功能。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?3 連接DSLogic到PC

? ? ?使用時，只需要將DSLogic主機通過USB數(shù)據(jù)線直接連接到PC主板上的USB端口，打開DSView軟件，并確認DSLogic主機上的指示燈變?yōu)槌＞G狀態(tài)。此時便完成了邏輯分析儀的連接和初始化工作。如圖?3?4所示，在DSView軟件上可以觀察到左上角的當前設備名稱，以及對應的連接狀態(tài)。

?

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?4 DSLogic連接狀態(tài)

3.2.2.??????UART信號連接

? ? ? 對于所有的測量來講，測試設備和被測信號必須基于一個共同的參考平面，也就是通常我們所說的接地，這樣被測信號才能被正確采集和測量。在某些情況下，會遇到?jīng)]有做顯性的接地，但是測量結(jié)果貌似沒有問題的情景，這是因為測量設備與被測信號通過其它的方式進行了共地連接，比如使用的同一個電源供電，或者參考地同時接入了市電的接地端等等。但是在進行嚴謹?shù)臏y量時，測量設備應根據(jù)被測信號進行就近接地處理。被測信號到測量設備的信號接地端環(huán)路面積越大，信號就越容易被干擾，從而產(chǎn)生測量誤差甚至測量錯誤。

? ?針對UART信號來講，接入邏輯分析儀時，最簡單的情況只需要連接2根線，一根接參考地，一根接被測信號即可。針對我們之前提到的UART協(xié)議的不同物理層實現(xiàn)，信號連接的方式會稍有不同。

例如對于TTL電平的UART信號，除了連接參考地之外，只需要連接需要測試的信號（TX或者RX）分別接入邏輯分析儀對應的通道輸入即可。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?5 TTL信號與邏輯分析儀連接

? ? ? 對于RS232總線信號，我們既可以直接測量電平轉(zhuǎn)換之后的總線信號（DSLogic在排線輸入端的耐壓范圍為+-30V，RS232的+-15V的信號范圍可以直接接入），也可以測量電平轉(zhuǎn)換之前的內(nèi)部數(shù)字信號。其接線的方式和TTL信號一致，唯一需要注意的是RS232信號對電平進行了翻轉(zhuǎn)（空閑時為負電壓，即低電平），在進行UART協(xié)議解碼時，我們可以在DSView的解碼設置窗口進行對應的信號電平翻轉(zhuǎn)（Invert Signal選項設置為yes）。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?6 RS232信號與邏輯分析儀連接

? ? ? RS485總線使用的是差分信號，當我們用邏輯分析儀進行信號采集時，需要特別注意被測信號的連接方式。首先，邏輯分析儀的參考地需要連接到對應的被測設備RS485收發(fā)器的參考地，這樣才可以保證邏輯分析儀有正確的電平參考平面；其次，對于差分信號，邏輯分析儀只需要采集到與內(nèi)部信號同極性的高低電平即可。從數(shù)字信號的角度來講，差分的方式只是提高信號傳輸?shù)目煽啃?，不增加額外的信息量。如圖?3?7所示，使用邏輯分析儀測試485總線信號時，連接對應設備收發(fā)器的參考地，以及差分總線上的的A+信號即可。

當然，如果只能采集到B-信號，我們也可以在DSView進行解碼時，設置UART解碼器進行信號翻轉(zhuǎn)的方式來得到正確的協(xié)議解析結(jié)果。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?7 RS485總線與邏輯分析儀連接

3.2.3.??????閾值設置

? ? ? ?邏輯分析儀的閾值為高低電平的判決電壓，也就是說當輸入信號電壓高于閾值電壓時，采集到的便是高電平；當輸入信號電壓低于閾值電壓時，采集到的便是低電平。

針對UART協(xié)議，我們之前已經(jīng)介紹了其有不同的物理層實現(xiàn)，不同的物理層實現(xiàn)有不同的電平標準。我們只需要選擇一個對應的閾值可以區(qū)分不同情況下的高低電平即可。如圖?3?8所示的閾值基本可以滿足這個要求。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?8 UART信號的閾值設置

? ? ? 在某些情況下，因為配置或者調(diào)試的需要，RS485總線的差分信號幅度可能在比較大的范圍變動。因為RS485的規(guī)范規(guī)定只要A-B之間的差分電壓大于200mV既可以認為是高電平。此時我們可以借助璞石示波器，觀察實際的信號電平幅度，再來決定合適的閾值設置。只需要確保設置的閾值電壓可以合理的分辨出高低電平即可。

3.3.?????簡單的UART信號采集

? ??? 絕大部分UART信號都是低速信號，例如最常用的波特率115200，表示信號頻率只有115.2KHz。使用DSLogic的默認設置即可直接采集到此類信號。此處以主機固定1s間隔，重復發(fā)送字符‘D‘為例，介紹如何使用邏輯分析儀采集和分析此類UART信號。

3.3.1.? ??信號采集

? ? 在準備好硬件和信號連接之后，直接點擊DSView軟件的“開始“按鈕，就可以以默認設置（1MHz采樣率采集1s時長）采集被測信號。如果希望修改采樣率和采集時長，直接在對應下拉框中選擇對應的參數(shù)即可。采樣率的設置原則推薦為被測信號最高頻率的10倍或以上，例如對于115200波特率的UART信號，每個Bit的最大持續(xù)時間約為8.68μs，當選擇1M采樣率時，每bit信號會有8或者9個采樣點，對應的相位誤差為+-1/8（12.5%）；當選擇10M采樣率時，每bit信號會有86或者87個采樣點，對應的相位誤差為+-1/86（1.16%）。當然一般情況下也不推薦使用過高的采樣率，因為采樣率越高能采集的時長就越短，另外采樣率過高可能采集到慢速信號單個跳變沿的多次跳變，從而給協(xié)議解碼帶來困擾。圖 3?9便是使用默認設置采集得到的信號波形。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?9 默認采集

? ? ? ?從圖?3?9可以看出，通道0采集到持續(xù)為高電平的信號，但是并沒有發(fā)現(xiàn)有任何跳變。仔細觀察波形窗口上面的時間標尺以及窗口底部的滾動條，可以得知當前窗口顯示的只是采集到的部分波形，不是全部信號。此時可以通過鼠標滾輪縮放，或者在波形區(qū)域右鍵雙擊的方式顯示整個采集時長的所有波形。得到如圖?3?10所示的結(jié)果。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?10 顯示整個采集窗口

? ? ? ?在上圖的基礎上，我們希望只觀察通道0的跳變部分。可以在“選項”窗口關閉其它通道的波形顯示，調(diào)節(jié)通道信號的顯示高度。然后將鼠標指向目標波形，并同時通過鼠標滾輪放大所指位置的波形；或者可以通過按住鼠標右鍵框選希望放大的波形區(qū)域。另外，按住鼠標左鍵可以對波形進行左右移動。得到如圖?3?11所示的波形細節(jié)。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?11 觀察波形細節(jié)

? ? ? ?在觀察波形時，把鼠標放到脈沖波形上既可以顯示當前信號的脈沖寬度，周期，頻率以及占空比等信息。同時，也可以通過鼠標雙擊左鍵的方式添加光標，移動光標時會自動吸附到靠近的跳變沿。

3.3.2.?????UART解碼

? ? 邏輯分析儀采集到的信號波形只有高低電平（0/1）在時間上的變化，這不利于我們對信號傳輸?shù)倪^程和內(nèi)容進行有針對性的分析。雖然我們可以根據(jù)協(xié)議規(guī)范，用肉眼來翻譯波形對應的協(xié)議內(nèi)容，但是將大大降低分析的效率。DSView自帶的解碼器可以提供豐富的協(xié)議解碼內(nèi)容，使得枯燥的波形變成有意義的字符，標記以及數(shù)據(jù)內(nèi)容。極大的方便了工程師對信號的分析和理解，從而找出錯誤信息或者關鍵數(shù)據(jù)。

在DSView軟件里對已經(jīng)采集到的波形進行協(xié)議解碼非常簡單，只需要打開“解碼”面板，搜索到對應的解碼器（這里我們選擇1:UART協(xié)議），設置對應解碼器的選項（包括顯示/通道/幀結(jié)構/格式等），確定之后軟件就會開始對選定通道進行UART的協(xié)議解碼。并在協(xié)議通道顯示解碼的結(jié)果。如圖?3?12所示。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?12 添加UART解碼

? ? ? 在選擇解碼器時，DSView提供便捷的協(xié)議搜索功能，只需要在協(xié)議搜索框輸入關鍵字符，DSView便會列出所有包含這些字符的解碼器，用戶在其中選擇正確的解碼器即可。如圖?3?13所示和UART相關的有兩個協(xié)議0:UART和1:UART，其中0:UART是一個簡化的解碼器，其不進行bits信息的解析，也不支持高層協(xié)議的堆疊，當我們只想獲取波形對應的數(shù)據(jù)時，可以使用此簡化協(xié)議來減少解碼的時間和占用的內(nèi)存資源。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?13 協(xié)議搜索

? ? ? 解碼器的設置窗口有很多和解碼相關的設置選項，不同協(xié)議的設置窗口內(nèi)容也會不同。其中有一些所有解碼器都必須設置的選項，比如通道和協(xié)議信號之間的對應關系。此處我們使用的是通道0抓取的UART信號，那么對應的需要解碼的通道就應該設置成通道0。

和協(xié)議相關的設置選項我們在幀結(jié)構的部分都有詳細講解，在實際操作種也可以通過串口的上位機軟件（串口調(diào)試助手等）來獲取這些信息。如圖?3?14所示。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?圖 3?14 協(xié)議相關的選項

? ? 對于解碼的數(shù)據(jù)內(nèi)容，DSView支持不同的顯示格式。例如之前采集的UART信號按照ASCII碼的方式顯示字符‘D’，也可以修改成十六進制（Hex）的顯示方式，結(jié)果便會顯示0x44。如圖?3?15所示。目前支持的顯示格式有：hex（十六進制）、dec（十進制）、oct（八進制）、bin（二進制）以及ascii碼。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖 3?15 格式選擇

3.4.?????單次UART傳輸?shù)牟杉?/strong>